Descripción
Esto se puede observar cuando se ejecuta el primer flujo de arranque HPS y el pin diferencial 2D del banco de E/S no tiene salida.
Esto se debe a que la reparación de RAM se produce dos veces, una vez en la secuencia de bits periférica de HPS y otra vez en la secuencia de bits de FPGA Core. Si se aplica la reparación de RAM cuando se está ejecutando el firmware IOSSM, el firmware IOSSM se bloquea o pasa a una excepción.
Resolución
Para evitar este problema, actualice a la versión 23.3 Intel® Quartus® Prime Pro Edition.