¿Por qué la PI de Ethernet E-Tile para el ejemplo de diseño de FPGA de Agilex™ 7 genera errores durante la compilación?

Debido a un problema en el software Quartus® Prime Pro Edition v23.2, se producirá un error de compilación después de generar la IP de Ethernet E-tile para el ejemplo de diseño de FPGA de Agilex™ 7 con las siguientes opciones:

1. establecer Variante de núcleo en cualquier opción que no sea Reconfiguración dinámica;
2. marque la casilla de verificación habilitar ANLT ;
3. establecer Variante de núcleo en Reconfiguración dinámica;
4. generar el ejemplo de diseño;

Se producirá un error en la compilación con los siguientes mensajes de error:

Error(13264): No se pueden resolver varios controladores constantes para "sl_csr_rst_dr_cpu[3]" netos en ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(2284)

Error(13265): Controlador constante en ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(3715)

Error (16186): No se puede elaborar la jerarquía de usuarios de nivel superior

Error: Error de flujo: ERROR: Error de elaboración para particiones "|"

Para evitar este problema, asegúrese de que habilitar ANLT no está establecido antes de establecer Variante de núcleo en Reconfiguración dinámica y, a continuación, genere un diseño de ejemplo.

Las opciones que habilitan ANLT y Reconfiguración dinámica son mutuamente excluyentes y no deben habilitarse al mismo tiempo.

Este problema se ha solucionado en la versión 24.1 del software Quartus® Prime Pro Edition.