ID del artículo: 000098099 Tipo de contenido: Fe de erratas Última revisión: 19/12/2024

¿Por qué se bloquea el F-Tile Ethernet FPGA IP dura con control de flujo habilitado para que no envíe tráfico cuando recibe tramas PFC de un socio de enlace?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.4 y anteriores del software Quartus® Prime Pro Edition, la IP dura FPGA Ethernet F-Tile con control de flujo habilitado no puede enviar tráfico cuando recibe tramas PFC (control de flujo basado en prioridades) del socio de enlace.

El tráfico generalmente se bloquea cuando el parámetro Stop TX traffic cuando el socio de enlace envía pausa en la GUI IP se establece en Yes. Aquí, puede ver o_tx_ready baja, lo que lleva al bloqueo del tráfico.

Resolución

Este problema se solucionó a partir de la versión 24.1 del software Quartus Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.