ID del artículo: 000097994 Tipo de contenido: Resolución de problemas Última revisión: 12/11/2024

¿Cómo puedo modificar la interfaz de Arria® 10 y Cyclone® 10 GX Avalon® mapeada en memoria (Avalon-MM) para el banco de pruebas de ejemplo de diseño de PCI Express* para incluir transacciones personalizadas?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Arria® 10 Cyclone® 10 Intel® para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Aunque no es compatible con Altera, la interfaz de Arria® 10 y Cyclone® 10 GX Avalon® con mapeo de memoria (Avalon-MM) para el banco de pruebas de ejemplo de diseño PCI Express* está en RTL de texto claro y puede modificarse para incluir transacciones adicionales simples.

    El banco de pruebas y el BFM del puerto raíz o BFM del punto final proporcionan un método simple para realizar pruebas básicas de la lógica de la capa de aplicación que interactúa con la variación. Este BFM le permite crear y ejecutar estímulos de tareas simples con parámetros configurables para ejercer la funcionalidad básica del diseño de ejemplo. El banco de pruebas y BFM no pretenden sustituir un entorno de verificación completo. Los casos de esquina y ciertos estímulos de perfil de tráfico no están cubiertos. Consulte los elementos enumerados a continuación para obtener más detalles. Para garantizar la mejor cobertura de verificación posible, Atlera sugiere encarecidamente que obtenga IP y herramientas de verificación PCI Express disponibles comercialmente, o que realice sus propias pruebas de hardware exhaustivas, o ambas.

    La interfaz de memoria mapeada (Avalon-MM) Arria® 10 y Cyclone® 10 G Avalon®X para la guía del usuario de PCI Express* sección 13.1. Avalon-MM Endpoint Testbench indica incorrectamente que el archivo altpcietb_bfm_rp_gen3_x8.sv debe ser el módulo utilizado para modificar y variar las transacciones enviadas al diseño de endpoint de ejemplo o a su propio diseño.

    Resolución

    Para modificar y variar las transacciones enviadas al diseño de punto final de ejemplo o a su propio diseño, consulte la Sección 13.3. Módulo de controlador de prueba de Avalon-MM de la guía de usuario de la interfaz de memoria mapeada de Avalon® Arria® 10 y Cyclone® 10 GX (Avalon-MM) para PCI Express*.

    Debido a una actualización del núcleo de PI, el nombre de archivo correcto que se va a modificar ha cambiado de altpcietb_bfm_driver_avmm.v, como se indica en la documentación, a altpcietb_bfm_driver_downstream.v.

    La información en la guía de usuario de la interfaz de memoria mapeada de Arria® 10 y Cyclone® 10 GX Avalon® (Avalon-MM) para PCI Express* se ha actualizado para reflejar este cambio.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.