ID del artículo: 000097812 Tipo de contenido: Resolución de problemas Última revisión: 26/09/2025

¿Por qué la simulación de Siemens* ModelSim* se detiene inesperadamente cuando se utiliza el bucle invertido paralelo de velocidad múltiple SDI II IP sin un diseño de VCXO externo?

Entorno

    Intel® Quartus® Prime Pro Edition
    SDI II FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.4 del software Quartus® Prime Pro Edition, el banco de pruebas de ModelSim* falla al simular el loopback paralelo SDI II Multi-rate sin diseño de VCXO externo.

Resolución

Para evitar este problema, actualice el banco de pruebas conectando el gxb_tx_reconfig_xcvr_clk al tb_test_control_rx_coreclk.

Este problema se solucionó a partir del software Quartus® Prime Pro Edition versión 24.1.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.