Descripción
Debido a un problema en el software Quartus® Prime Pro Edition versión 23.4 y anteriores, es posible que vea este error interno durante la etapa de planificación del instalador. Este problema puede producirse en las IP DSP Arria® 10 y Cyclone® 10, ya que no tienen los parámetros input_systolic_clken o input_systolic_clock .
Resolución
Para evitar este problema, siga estos pasos en cualquier orden:
- Evite el empaquetado de registros de salida aplicando asignaciones en registros (1 es suficiente) o modifique la RTL para mover estos registros a la entrada.
- Eg. set_instance_assignment -name QII_AUTO_PACKED_REGISTERS OFF -to p_o[0]~reg0 -entity <name>
- Agregue detección de sincronizador fuera de las asignaciones a todos los registros de entrada.
- Eg. (* altera_attribute = {" -name SYNCHRONIZER_IDENTIFICATION OFF "} *) lógica firmada [DATA_WIDTH-1:0] <registro de entrada>[1:0];
Este problema se solucionó a partir de la versión 24.1 del software Quartus® Prime Pro Edition.