ID del artículo: 000097635 Tipo de contenido: Información y documentación sobre productos Última revisión: 14/12/2023

¿Es en_pfc_port en E-Tile Ethernet IP un registro de solo lectura?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la Guía del usuario de E-Tile Hard IP: E-Tile Hard IP for Ethernet y E-Tile CPRI PHY Intel FPGA IPs (UG-20160 ), en_pfc_port registro se define erróneamente como listo solamente. De hecho, es un registro de lectura-escritura para habilitar TX PAUSE o TX PFC.

Resolución

Este problema está programado para ser solucionado en una versión futura de la UG-20160.

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
FPGA Intel® Strantix® 10 TX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.