A partir de la versión 23.4 del software Quartus® Prime Pro Edition, se verá el siguiente error cuando se utiliza la ruta de datos de IP dura Agilex®™ FPGA F-Tile 200G, por ejemplo, cuando se utiliza PAM4 8x53Gpbs con diseño de bucle invertido serie QSFPDD en el procesador Nios® V/m:
Error (24297): No se puede utilizar la ubicación de IP dura de 200 G ehip200g_st_x1_7_rx y la ubicación del canal FGT fgt_q0_ch0_rx ya que la IP física de 200 G no es compatible actualmente con esta OPN. Si necesita una IP dura de 200G, comuníquese con un representante de campo de Intel.
Error: El diseño no se puede programar en F-Tiles disponibles porque determinadas restricciones de ubicación son conflictivas o porque el diseño requiere más recursos en comparación con lo que está disponible en el dispositivo actual
A partir de la versión 23.4 del software Quartus® Prime Pro Edition, el bloque F-Tile 200G Hard IP no aparece en las OPN existentes sin sufijo ni sufijo "B". Para el uso de prototipos, solo se puede proporcionar un parche para permitir la compilación y la generación de archivos SOF.
Comuníquese con su representante de campo de Intel® si necesita el parche para la evaluación del prototipo F-Tile 200G en OPN, sin incluir el sufijo C.