ID del artículo: 000097417 Tipo de contenido: Mensajes de error Última revisión: 18/06/2025

¿Por qué la versión 22.1 del software Quartus® Prime Standard Edition muestra hacia abajo "Error (165012): El pin DQS 'dpclk' tiene una configuración de retardo de pines de reloj de doble propósito, pero está restringido a un pin en la ubic...

Entorno

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.1 del software Quartus® Prime Standard Edition hacia abajo, se muestra un error al agregar el retardo de pin de entrada de reloj de doble propósito al pin DPCLK del FPGA Cyclone® 10 LP.

Resolución

Esto está programado para ser corregido en una versión futura del software Quartus® Prime Standard Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de bajo consumo Intel® Cyclone® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.