ID del artículo: 000097291 Tipo de contenido: Información y documentación sobre productos Última revisión: 15/11/2023

¿Cómo cumplo con las interfaces de memoria externa Intel Agilex® 7 las pautas de coincidencia de sesgos cuando uso varios dispositivos de destino en producción?

Entorno

    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Diferentes dispositivos compatibles con pines pueden tener diferentes retrasos en los paquetes para los pines utilizados por las interfaces de memoria externa Intel Agilex® 7. Si sigue los requisitos establecidos en la sección Skew Matching Guidelines de la Guía del usuario de la interfaz de memoria externa, es posible que le resulte imposible cumplir los requisitos para múltiples dispositivos simultáneamente. La Guía del usuario cubre solo cuando planea usar un dispositivo durante el período de desarrollo y diferente durante la fase de producción.

Resolución

Si planea utilizar ambos dispositivos en producción, debe calcular las longitudes de rastreo utilizando el valor de retraso promedio del paquete calculado a partir de los retrasos de pines de ambos dispositivos de destino.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.