ID del artículo: 000097245 Tipo de contenido: Mensajes de error Última revisión: 12/01/2024

¿Por qué se produjo la infracción de sincronización en el ejemplo de diseño de la interfaz de memoria externa de la serie M de Intel Agilex® 7?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en Intel® Quartus® versión 23.3 del software Prime Pro Edition, es posible que veas que el Intel Agilex® de DDR4 serie M con ejemplo de diseño de NoC EMIF falló al cierre de sincronización.

Este problema se debe a que el reloj del generador de tráfico funciona demasiado rápido de forma predeterminada.

Resolución

Este problema se solucionó a partir de la versión 23.4 del software Intel® Quartus® Prime Pro Edition

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.