ID del artículo: 000097185 Tipo de contenido: Mensajes de error Última revisión: 08/09/2025

¿Por qué encuentro infracciones de sincronización en las rutas de la estructura del núcleo cuando ejecuto el diseño IP de HBM2E de Agilex™ 7 FPGA con el reloj del núcleo ajustado a la frecuencia de reloj recomendada?

Entorno

    Software de diseño Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema con la versión 23.3 del software Quartus® Prime Pro Edition, es posible que se produzcan infracciones de sincronización en las rutas del tejido del núcleo al ajustar el reloj del núcleo cerca de la frecuencia de reloj recomendada en los diseños de la PI de HBM2E.

Resolución

Para solucionar este problema, reduzca el Fmax de 10 a 20 MHz en Quartus® Prime Pro Edition Software versión 23.3 o pruebe el barrido de semillas con su diseño.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.