ID del artículo: 000097173 Tipo de contenido: Mensajes de error Última revisión: 30/10/2023

Advertencia (16735): Advertencia HDL de Verilog en ddrx_ropt_ctrl.sv(1821): la longitud de bits real 2 difiere de la longitud de bits formal 8 para el puerto

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Esta advertencia puede verse en la versión 23.3 del software Intel® Quartus® Prime Pro Edition cuando compila un diseño que contiene el Intel® FPGA IP del subsistema de memoria que instancia un Intel® FPGA IP de memoria direccionable por contenido mediante el algoritmo MBL.

Resolución

Es seguro ignorar esta advertencia.
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.