Debido a un error en la versión 2023.4.10 de la Guía del usuario del ejemplo de diseño de IP de FPGA SDI II F-tile, la información sobre la posición de los interruptores en el kit de desarrollo se indica en el subcapítulo 1.4. Compilar y probar el diseño en hardware en el punto nº 5 es incorrecto.
La información correcta sobre la posición de los interruptores en el kit de desarrollo es la siguiente:
Asegúrese de que todos los interruptores del kit de desarrollo estén en su posición predeterminada. Para obtener más información, consulta la guía de usuario del kit de desarrollo de sistema integrado en chip-transceptor serie Intel Agilex® 7 I.
Si está generando un bucle invertido paralelo con un ejemplo de diseño de VCXO externo, cambie DIPSW S10.2 a la posición OFF (Desactivado)
Esta información actualizada se agregará en una versión futura de la Guía del usuario de ejemplos de diseño de Intel® FPGA IP F-Tile SDI II.