ID del artículo: 000096992 Tipo de contenido: Resolución de problemas Última revisión: 09/01/2025

¿Por qué el MAC RX de la IP de la Altera® Ethernet 25G F-Tile informa errores de FCS?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema en la versión 23.2 del software Quartus® Prime Pro Edition, es posible que vea errores FCS aleatorios en el MAC RX de la IP Altera® Ethernet F-Tile 25G.

Este problema se debe a que

  1. Reloj recuperado ("o_clk_rec_div64") utilizado en el submódulo MAC de RX en la PI Ethernet 25G de F-Tile.
  2. Debido a la condición de subflujo en la interfaz de los FIFO Tx/Rx con el submódulo MAC y PCS.
  3. Debido a Tx/Rx los FIFO están fuera de reinicio antes de "o_tx_lanes_stable" y "rx_pcs_ready".
  4. En configuración 25G + RSFEC, debido a la falta de lógica para manejar los ciclos AM Valid.

Resolución

Hay una revisión disponible para solucionar este problema para el software Quartus® Prime Pro Edition versión 23.2 y 24.2.
Descargue e instale el parche para 0.54 para la versión 23.2 o 0.12 para la versión 24.2 desde el enlace correspondiente a continuación.

Para el software Quartus® Prime Pro Edition versión 23.2

Para el software Quartus® Prime Pro Edition versión 24.2

Este problema se solucionó a partir de la versión 24.3 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.