ID del artículo: 000096976 Tipo de contenido: Fe de erratas Última revisión: 18/04/2024

¿Por qué la IP dura FPGA Ethernet F-Tile señalan advertencias críticas para variantes de cadencia personalizadas externas de instancias múltiples?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema con los requisitos de sincronización en la versión 23.3 del software Quartus® Prime Pro Edition, la versión 23.3 del software Quartus® Prime Pro Edition marcará una advertencia crítica para múltiples instancias con variantes de cadencia personalizadas externas.

Resolución

No hay ninguna solución disponible.
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.