ID del artículo: 000096974 Tipo de contenido: Fe de erratas Última revisión: 18/04/2024

¿Por qué los contadores MAC de Ethernet F-Tile FPGA IP dura se atascan en cero cuando se reconfiguran dinámicamente durante las pruebas de hardware?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.3 del software Quartus® Prime Pro Edition, el estado MAC de la PI física FPGA Ethernet F-tile no se aplica a la secuencia de encendido inicial del registro SRC. Por lo tanto, los contadores MAC se atascan en cero mientras realizan una reconfiguración dinámica en la prueba de hardware.

Resolución

No hay solución alternativa.

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.