ID del artículo: 000096971 Tipo de contenido: Resolución de problemas Última revisión: 06/05/2024

¿Por qué el host recibe paquetes de datos inesperados de otros canales cuando utiliza la IP de FPGA de DMA multicanal para PCI Express?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.4 del software Quartus® Prime Pro Edition, el host puede recibir paquetes D2H de canales inesperados cuando utiliza la IP de FPGA DMA multicanal para PCI Express.

Este problema se produce cuando el número de PF (funciones físicas) se ha cambiado a un valor menor que una configuración anterior. Los parámetros 'pf<i>_num_dma_chan_pf_hwtcl' y 'pf<i>_num_dma_chan_per_vf_hwtcl' no se borran automáticamente para los PF no asignados en la GUI IP.

Resolución

Para evitar este problema, asegúrese de establecer el 'Número de canales DMA asignados a PF<i>' y 'Número de canales DMA asignados a cada VF en PF<i>' manualmente en 0 para PF no asignados antes de cambiar los 'Números totales de funciones físicas' a un valor más pequeño en la GUI.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.