ID del artículo: 000096873 Tipo de contenido: Fe de erratas Última revisión: 22/05/2025

¿Por qué la señal o_rx_pcs_ready no se afirma en el hardware de la variante PAM4 de la PI dura FPGA Ethernet F-Tile?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.3 y anteriores del software Quartus® Prime Pro Edition, la señal de o_rx_pcs_ready no se afirmará en el hardware de la variante PAM4 de la IP dura FPGA Ethernet F-Tile cuando la variante esté utilizando un reloj de referencia PMA de 312,5 MHz y el VSR_MODE_LOW_LOSS de asignación Quartus Setting File (QSF).

Resolución

Para evitar este problema, deshabilite la asignación QSF VSR_MODE_LOW_LOSS.
Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.