ID del artículo: 000096580 Tipo de contenido: Resolución de problemas Última revisión: 23/11/2024

¿Por qué la IP de FPGA O-RAN tiene una muestra de IQ faltante y un registro de error afirmado después de procesar un paquete de datos U-Plane válido a través de la interfaz de transporte del receptor?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 1.9.1 y anteriores de O-RAN FPGA IP, es posible que vea que la IP de FPGA de O-RAN tenía una muestra de IQ faltante y un registro de error afirmado después de procesar un paquete de datos U-Plane válido a través de la interfaz de transporte del receptor.

Resolución

Este problema se corrigió en la versión 2.0.0 del O-RAN FPGA IP Webcore.

Productos relacionados

Este artículo se aplica a 8 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Intel® Stratix® 10 DX
FPGA Intel® Strantix® 10 GX
FPGA Intel® Strantix® 10 MX
Intel® Stratix® 10 NX FPGA
FPGA de sistema integrado en chip Intel® Stratix® 10 SX
FPGA Intel® Strantix® 10 TX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.