¿Por qué la polaridad de restablecimiento de IP de...

Entorno

ID de error: 16021578521

Edición de Quartus

Intel® Quartus® Prime Pro Edition

Versión encontrada: 22.3 Versión corregida: 23.3

Propiedad intelectual de FPGA

Interfaces

Versión encontrada: 22.3

Descripción

Debido a un problema en la IP de FPGA O-RAN versión 1.9.1 y anteriores, la señal de restablecimiento de entrada se asigna a una polaridad incorrecta cuando se instancia en Platform Designer. Dado que el restablecimiento de entrada a la IP del FPGA O-RAN está activo bajo, Platform Designer debería asignar automáticamente el tipo de señal a reset_n en lugar de restablecer el tipo.

Resolución

Para evitar este problema, realice los pasos siguientes:

1). Abra el archivo oran_hw.tcl disponible en <quartus_instalation_dir>/ip/altera_cloud/oran/src/.

2). Busque y reemplace las siguientes líneas de código:

a). A partir de add_interface_port rst_tx_n rst_tx_n restablecer ENTRADA 1
A add_interface_port rst_tx_n rst_tx_n reset_n ENTRADA 1.

b). Desde add_interface_port rst_rx_n rst_rx_n reinicio ENTRADA 1
PARA add_interface_port rst_rx_n rst_rx_n reset_n ENTRADA 1

c). A partir de add_interface_port rst_csr_n rst_csr_n restablecer ENTRADA 1
PARA add_interface_port rst_csr_n rst_csr_n reset_n ENTRADA 1

Productos relacionados

Este artículo se aplica a 9 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

FPGA de SoC y FPGA Intel® Arria® 10

FPGA Intel® Stratix® 10 DX

FPGA Intel® Strantix® 10 GX

FPGA Intel® Strantix® 10 MX

Intel® Stratix® 10 NX FPGA

FPGA de sistema integrado en chip Intel® Stratix® 10 SX

FPGA Intel® Strantix® 10 TX

Seleccione el idioma

Uso de Intel.com búsqueda

Enlaces rápidos

Búsquedas recientes

Búsqueda avanzada

Solo buscar en

¿Por qué la polaridad de restablecimiento de IP de O-RAN FPGA se invierte en Platform Designer?

Entorno

¿Necesita más ayuda?

Descargo de responsabilidad