ID del artículo: 000096450 Tipo de contenido: Resolución de problemas Última revisión: 06/10/2025

¿Por qué el ejemplo de diseño de tipo 3 de R-Tile IP for Compute Express Link* (CXL*) reporta un mensaje de UVM_FATAL cuando ejecuta la simulación?

Entorno

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.1 del software Quartus® Prime Pro Edition, es posible que observe el siguiente mensaje de error al simular el ejemplo de diseño de tipo 3 de IP de R-Tile para Compute Express Link* (CXL*):

UVM_FATAL /cxltyp3ddr_tb_23p1_acs/tb/verif/tb_top/cxl_tb_top.sv(255) @ 1000000.000ns: reportero [cxl_tb_top_initialize] Error en la conexión Gen5. ¡¡¡¡Interrupción!!!!

Resolución

Para evitar este problema, actualice a una versión más reciente de Avery BFM e instale una revisión para el software Intel® Quartus® Prime Pro Edition versión 23.1.

  1. Actualice la versión de Avery BFM a apciexactor-2.5b.cxl;
  2. Descargue e instale el parche 0.08 desde los siguientes enlaces:

Este problema se solucionó a partir de la versión 23.2 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.