ID del artículo: 000096349 Tipo de contenido: Resolución de problemas Última revisión: 09/12/2024

¿Por qué se informa un reloj sin restricciones en el informe de sincronización cuando se utiliza la RAM: IP de 2 puertos?

Entorno

    Intel® Quartus® Prime Pro Edition
    RAM 2-PUERTO FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.2 y anteriores del software Quartus® Prime Pro Edition, es posible que veas un reloj sin restricciones reportado tanto en el informe "Rutas no restringidas" como en el informe "Comprobar sincronización" al seleccionar "Emular TDP modo de reloj dual" para la RAM: IP de 2 puertos.

A continuación se muestra el reloj sin restricciones informado:

*|ram_2port_0|fifo_wrapper_out|dcfifo_out|dcfifo_component|auto_generated|rdptr_g[0]

Resolución

Para evitar este problema, agregue esta restricción utilizando clock_a como reloj de origen:

create_generated_clock -name rdptr -source <clock_a_node> -divide_by 1 [get_keepers {*|ram_2port_0|fifo_wrapper_out|dcfifo_out|dcfifo_component|auto_generated|rdptr_g[0]}]

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.