ID del artículo: 000096311 Tipo de contenido: Resolución de problemas Última revisión: 20/05/2024

¿Por qué no hay datos de salida en o_tx_serial[1:0] pines cuando solo se aplica un restablecimiento completo a la PI dura de Ethernet FPGA F-Tile con la variante '50GE-2'?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.4 y posteriores del software Quartus® Prime Pro Edition, es posible que no vea datos de salida en o_tx_serial[1:0] pines y que no o_tx_ready alterna cuando solo se aplica el restablecimiento completo [i_rst_n] a la IP dura FPGA Ethernet F-Tile con la variante '50GE-2'.

Resolución

Para evitar este problema en el software Quartus® Prime Pro Edition versión 22.4 y posteriores, aplique i_tx_rst_n, i_rx_rst_n y csr_rst_n, así como i_rst_n.

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.