Cómo entender las figuras de la "Tabla 89. ¿Retraso programable de IOE para Intel Arria 10 dispositivos" en la hoja de datos de Intel® Arria® 10 dispositivos?

1. La frase en el manual GPIO Intel® Arria®10 que menciona "retrasos incrementales de 50 ps" no es un valor exacto. Es solo un ejemplo que explica la relación entre los valores de "Offset" y "Maximum Delay". Los usuarios deben consultar la hoja de datos para obtener los valores exactos de retraso de IOE.
2. En la hoja de datos del dispositivo Intel® Arria® 10, la Tabla 89 muestra el valor de Retardo máximo de diferentes grados de velocidad y el rango de valor de Desplazamiento para pines de entrada y salida. Pero la tabla no explica exactamente sus relaciones.

En el Intel® Arria® 10 Manual de E/S de propósito general, capítulo 5.5.3.3. Programmable IOE Delay, hay una frase que menciona "50 ps incremental delays". No es un valor exacto, sino solo un ejemplo que explica la relación entre los valores de "Offset" y "Maximum Delay". Los usuarios deben consultar la hoja de datos para obtener los valores exactos de retraso de IOE.

De Intel® Arria® 10 Hoja de datos del dispositivo Tabla 89. Retraso programable IOE para Intel® Arria® 10 dispositivos, podemos ver que hay diferentes retrasos máximos IOE a dispositivos con diferentes grados de velocidad. Podemos ajustar la configuración de la cadena de retraso de salida (IO_IN_DLY_CHN) para la ruta de salida de 0 ~ 15, lo que significa una resolución dividida en 16. Para la ruta de entrada, el rango de parámetros de la configuración de la cadena de retraso de entrada (IO_OUT_DLY_CHN) es 0 ~ 63, resolución dividida por 64.

Se simplificó la oración a fórmulas de la siguiente manera:

Para el pin de salida, si establecemos la IO_OUT_DLY_CHN como N,

Retraso incremental de la ruta de salida = Retraso máximo de salida / 16

Valor de retardo de salida = Retardo máximo de salida / 16 × (N + 1)

Para el pin de entrada, si establecemos la IO_IN_DLY_CHN como N,

Retraso incremental de la ruta de entrada = Retraso máximo de salida / 64

Valor de retardo de salida = Retardo máximo de salida / 64 × (N + 1)

Por ejemplo, el retardo de entrada lento del modelo -E3S se puede establecer dentro de un rango de 0-6.035 ns, con un tamaño de paso de 6.035 ns / 64 = 0.0943 ns.

Sin embargo, debemos ser conscientes de que las cadenas de retraso de E/S no son compensadas por PVT. El valor cambia con Proceso, Voltaje y Temperatura.