ID del artículo: 000096078 Tipo de contenido: Mensajes de error Última revisión: 23/04/2024

¿Por qué falla la IP del sub FPGA sistema de memoria al generar el diseño de ejemplo?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Quartus® Prime Pro Edition, es posible que vea el siguiente error al generar un diseño de ejemplo para el subsistema de memoria FPGA IP v1.0.0

    "mem_ss_0: Se ha producido un error al generar el conjunto de archivos de diseño de ejemplo de simulación. Consulte sim/make_sim_design.log para obtener más información"

    Esta PI todavía está en desarrollo y no se recomienda para diseño o simulación.

    Resolución

    Este problema se solucionó a partir de la versión 23.3 del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.