Error (169029): El PIN utiliza el estándar de E/S de 2,5 V, que tiene un requisito de VCCIO incompatible con la configuración de VCCIO de ese banco o sus otros pines que utilizan VCCIO de 3,3 V.
Recibirá este mensaje de error en el software Intel® Quartus® Prime Standard Edition cuando coloque un pin estándar de entrada de 2,5 V en un banco de E/S alimentado por VCCIO de 3,3 V en Intel® Max® 10.
Esta es una limitación de Quartus® y no una limitación de dispositivo. Afectará a la versión de software Intel® Quartus® Prime Standard Edition que admite dispositivos Intel® MAX® 10.
Puede asignar el pin estándar de entrada de 2,5 V como estándar de entrada de 3,3 V para evitar errores en el software.
En el hardware, la señal de salida impulsada desde el dispositivo ascendente a la entrada de FPGA puede ser de otros estándares de E/S con una fuente de voltaje de búfer de E/S diferente a la del VCCIO de entrada de FPGA.
Verifique que el VIH/VIL de la señal de entrada cumpla con el VIH/VIL del VCCIO del banco de entrada.
Consulte la Guía del usuario de E/S de propósito general de Intel® MAX® 10 para obtener la lista de estándares de entrada compatibles para cada VCCIO y la guía de diseño asociada sobre el uso de la función Multi-Volt en el dispositivo Intel® MAX® 10.
Por ejemplo:
Desea utilizar el estándar de entrada LVCMOS de 2,5 V en el banco de E/S alimentado por VCCIO de 3,3 V.
Asigne el estándar de entrada LVCMOS de 3,3 V al pin de entrada para evitar errores en el software. Puede utilizar el estándar de salida LVCMOS de 2,5 V en el hardware para interactuar con este pin de entrada. En el hardware, puede utilizar el estándar de salida LVCMOS de 2,5 V para interactuar con este pin de entrada y verificar que el VIH/VIL de esta señal cumpla con el VIH/VIL de 3,3 V LVCMOS.