Debido a un problema en la versión 21.3 del software Intel® Quartus® Prime Pro Edition, el Intel® FPGA IP del reloj de la hora del día IEEE 1588 de Ethernet puede observar un error de precisión de 2ns superior al esperado en la salida de pps_pulse_per_second en el modo de precisión avanzada cuando la frecuencia seleccionada del reloj de escaneo IOPLL es mayor que 1/2 de la frecuencia del reloj de período. Para un reloj de escaneo de 100 MHz, es posible que observe el problema con una frecuencia de reloj de período inferior a 200 MHz. El modo de precisión básica no se ve afectado por este problema.
Para evitar este problema, especifique la frecuencia del reloj de detección a la mitad de la frecuencia de reloj del período o menos.
Para el reloj de período de 156,25 MHz, seleccione un reloj de escaneo con una frecuencia de 78,125 MHz o inferior.
Para el reloj de período de 125 MHz, elija un reloj de escaneo con una frecuencia de 62,5 MHz o inferior.
Este problema se ha corregido en la versión 23.3 del software Intel® Quartus® Prime Pro Edition.