ID del artículo: 000095913 Tipo de contenido: Resolución de problemas Última revisión: 08/08/2023

¿Por qué el reloj no se ejecuta en mi diseño cuando uso el Intel® FPGA IP de control de reloj?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition, es posible que vea el reloj cuya entrada al Intel® FPGA IP de control de reloj no se está ejecutando. Este problema se produce cuando habilita la característica de habilitación de reloj en la Intel® FPGA IP de control de reloj y controlar el puerto ena bajo.

Este problema solo afecta a los diseños que apuntan Intel® Stratix® 10 o Intel Agilex® 7 dispositivos.

Resolución

Para evitar este problema, establezca el "Tipo de habilitación de reloj" en Intel® FPGA IP de control de reloj en nivel raíz.

Este problema se solucionó a partir de la versión 22.3 del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Intel® Stratix® 10
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.