ID del artículo: 000095589 Tipo de contenido: Fe de erratas Última revisión: 12/11/2024

¿Por qué la variante F-Tile con una combinación de puertos habilitados para PTP y no PTP dentro del subsistema Ethernet FPGA IP no realiza simulacros correctamente?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.2 del software Quartus® Prime Pro Edition, las variantes F-Tile con una combinación de puertos habilitados para PTP y no PTP dentro del subsistema Ethernet FPGA IP no podrán simularse correctamente.

Resolución

No hay ninguna solución para este problema.

Este problema se había solucionado en la versión 24.2 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.