ID del artículo: 000095586 Tipo de contenido: Fe de erratas Última revisión: 12/11/2024

¿Por qué mi variante E-Tile con reconfiguración dinámica habilitada dentro del subsistema Ethernet FPGA IP no se simula correctamente con el simulador Synopsys* VCS?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.2 del software Quartus® Prime Pro Edition, las variantes E-tile con reconfiguración dinámica habilitada dentro del subsistema Ethernet FPGA IP no se simularán correctamente al utilizar el simulador Synopsys* VCS. La simulación no se completará.

Este problema no afecta a otras herramientas de simulación compatibles.

Resolución

Para solucionar este problema, agregue el modificador "-debug_access+all" a la sección USER_DEFINED_ELAB_OPTIONS del archivo "run_vcs.sh" contenido en el directorio <nombre de proyecto de diseño de ejemplo>/example_testbench.

Este problema se ha solucionado en la versión 24.2 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.