Descripción
La señal de salida refclock_status en la PI de referencia y relojes P FPGA LL del sistema Agilex®™ 7 F-Tile en la versión 23.2 del software Quartus® Prime Pro Edition no funciona.
Resolución
No debe utilizar la señal de salida refclock_status . Si desea conocer el estado del reloj de referencia PLL del sistema, puede inferirlo supervisando si las señales out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n] y rx_ready[n] se afirman altas.
Este problema se solucionó a partir de la versión 23.3 del software Quartus® Prime Pro Edition.