ID del artículo: 000095014 Tipo de contenido: Mensajes de error Última revisión: 29/05/2023

¿Por qué el generador de tráfico Intel Agilex® 7 FPGA DDR4 IP EMIF 2.0 afirma incorrectamente la señal de falla?

Entorno

  • Software de diseño Intel® Quartus® Prime
  • Interfaces de memoria externa Componente de depuración FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 20.4 del software Intel® Quartus® Prime Pro Edition, cuando el usuario ha configurado TG2 para habilitar el modo DELACIÓN, vuelva a la dirección de inicio y el número de bucles es mayor que 1. Si TG2 observa un fallo, no hará valer una señal de falla y se producirá el tiempo de espera. Esto ocurre cuando TG2 entra en la etapa de lecturas objetivo para realizar otra lectura en la dirección que está fallando y no sale del escenario.

    Resolución

    Este problema se corrigió a partir de la Intel® Quartus® versión 21.1 del software Prime Pro Edition.