Debido a un problema en la versión 23.1 del software Intel® Quartus® Prime Pro Edition, se produce un daño en los datos de readback en la interfaz de reconfiguración con memoria mapeada Avalon del Intel® FPGA IP de tasa múltiple de Ethernet F-tile si la transacción de lectura de interfaz Avalon mapeada por memoria está en curso cuando tanto el i_p<n>_rst_n como el i_reconfig_reset se afirma simultáneamente. En este caso, los primeros datos que se estén leyendo desde el puerto subyacente de la PI dura de Ethernet no serán válidos.
Para evitar este problema, si se afirma i_p<n>_rst_n y i_reconfig_reset simultáneamente durante una transacción de lectura de interfaz con memoria mapeada Avalon al puerto subyacente de la PI dura de Ethernet. Debe ignorar los datos de readback de la primera transacción de lectura y realizar una lectura adicional en la misma ubicación para obtener el valor de datos de readback adecuado.