Debido a un problema en la versión 23.1 del software Intel® Quartus® Prime Pro Edition, la corrupción de datos de readback en la interfaz cliente "Ethernet Reconfiguration" del Intel® FPGA Hard IP de Ethernet F-tile se producirá si la transacción de lectura de interfaz Avalon mapeada por memoria está en curso cuando se afirma simultáneamente tanto el i_rst_n como el i_reconfig_reset . En este caso, los primeros datos que se estén leyendo de la PI dura de Ethernet subyacente no serán válidos.
Para evitar este problema , si se afirma i_rst_n y i_reconfig_reset simultáneamente durante una transacción de lectura de interfaz con memoria mapeada de Avalon al Intel FPGA Hard IP de Ethernet F-tile subyacente, debe ignorar los datos de readback de la primera transacción de lectura y realizar una lectura adicional en la misma ubicación para obtener el valor de datos de readback adecuado.