ID del artículo: 000094549 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué un acceso de registro no alineado con palabras AXI-Lite al clasificador de paquetes PTP dentro del subsistema Ethernet Intel® FPGA IP no funciona correctamente?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 23.1 del software Intel® Quartus® Prime Pro Edition, los accesos de registro no alineados con palabras al clasificador de paquetes PTP dentro del Intel® FPGA IP del subsistema Ethernet no se completarán correctamente.

    Resolución

    No hay ninguna solución para este problema. Debe asegurarse de que todos los accesos de registro al clasificador de paquetes se realicen a direcciones alineadas con palabras.
    Este problema se ha solucionado en la versión 23.2 del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.