ID del artículo: 000094532 Tipo de contenido: Resolución de problemas Última revisión: 28/11/2023

¿Por qué no se completa el acceso del registro de memoria mapeada Avalon® al Intel® FPGA Hard IP F-tile Ethernet?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 23.1 del software Intel® Quartus® Prime Pro Edition, los accesos de registro de mapeo de memoria Avalon® al Intel® FPGA Hard IP Ethernet F-tile no se completarán si el acceso se realiza a una dirección fuera de los rangos definidos en la guía del usuario. En tal situación, verá que la señal de "solicitud de espera" no se desafirma.

    Resolución

    No hay ninguna solución para este problema. Debe asegurarse de que todos los accesos al registro se realicen en espacios de direcciones legales.
    Este problema se solucionará en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.