ID del artículo: 000094248 Tipo de contenido: Fe de erratas Última revisión: 19/03/2023

¿Por qué el ejemplo de diseño de Intel® FPGA IP CPRI no puede simularse cuando se utiliza el simulador de Aldec* yAny*?

Entorno

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.4 y versiones anteriores, es posible que vea que el ejemplo de diseño de CPRI Intel® FPGA IP no se puede simular al utilizar el simulador Aldec* Dei Hotel.

Resolución

No hay una solución alternativa para este problema.
Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.
 

Productos relacionados

Este artículo se aplica a 16 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I
FPGA de SoC y FPGA Arria® V
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Intel® Stratix® 10 DX
FPGA Intel® Strantix® 10 GX
FPGA Intel® Strantix® 10 MX
Intel® Stratix® 10 NX FPGA
FPGA de sistema integrado en chip Intel® Stratix® 10 SX
FPGA Intel® Strantix® 10 TX
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.