ID del artículo: 000094214 Tipo de contenido: Resolución de problemas Última revisión: 31/10/2023

¿Por qué no veo el puerto "tx_pmaif_fifo_overflow" en mi instancia RTL del Intel® FPGA IP directo PMA/FEC Multirate Intel Agilex® 7 F-tile cuando uso Intel Quartus software Prime Pro Edition v22.4?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.4 del software Intel® Quartus® Prime Pro Edition, la Intel® FPGA IP directa PMA/FEC Multirate Intel Agilex® 7 F-tile proporciona erróneamente una opción para habilitar el "Habilitar puerto tx_pmaif_fifo_overflow".

Resolución

No hay ninguna solución para este problema. El puerto "tx_pmaif_fifo_overflow" no debe habilitarse en el Intel® FPGA IP Multirate directo PMA/FEC Intel Agilex® 7 F-tile.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Más información

Este problema se ha solucionado a partir de la versión 23.1 del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.