ID del artículo: 000093786 Tipo de contenido: Mensajes de error Última revisión: 03/05/2023

Error: Error en el generador de Verilog. Consulte smc_fpga_dev.prj/main_e14d5d_2e367c.log para obtener más información. llvm-fore,"fore".

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión Intel® OneAPI 2022.3 en el entorno de DevCloud, es posible que vea este error en el generador de perfiles de back-end aprobado cuando se ejecuta una compilación con el atributo -X res.

Resolución

Para solucionar este problema en DevCloud, siga los pasos a continuación:

  1. Apague el indicador -Xccp (en su archivo Make en la frase siguiente: dpcpp -fintelfpga -Xsboard=intel_s10sx_pac:pac_s10 -Xsharware -Xsccp -fsycl-link=image main.cpp -o smc_fpga_dev.a)
  2. Guarde el archivo Make
  3. Compile de nuevo

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.