¿Por qué veo un error al compilar el ejemplo de diseño para PHY directo PMA/FEC de F-Tile Intel® FPGA IP?

Debido a un problema en la versión 22.4 del software Intel® Quartus® Prime Pro Edition, al generar el ejemplo de diseño, cambiar el tipo de placa a "Intel Agilex® FPGA I-Series transceptor SoC Dev kit " seleccionará automáticamente AGIB027R31B1E2VR0 como OPN del dispositivo y producirá el error de compilación: "Attribute 'user.bb_f_ux_rx[0].bb.vsr_mode': Not a valid attribute name inside BCM 'ip_config_ux_rx".

Siga los pasos siguientes para evitar este problema en el software Intel® Quartus® Prime Pro Edition versión 22.4.

Para la prueba de simulación:

1. Utilice AGIB027R31B1E2V como OPN en la pestaña Dispositivo antes de generar el diseño de ejemplo
2. Cuando genere el diseño de ejemplo, en "Seleccionar placa", seleccione Ninguno
3. Generar diseño de ejemplo

Para la prueba de hardware:

1. Utilice AGIB027R31B1E2V como OPN en la pestaña Device antes de generar el diseño de ejemplo
2. Cuando genere el diseño de ejemplo, en "Seleccionar placa", seleccione Ninguno
3. Generar diseño de ejemplo
4. Antes de compilar el diseño, copie todos los ajustes de QSF de Intel® Quartus® versión 22.3 del software Prime Pro Edition y actualícelos en el QSF generado
5. "Marque el ensamblador" si no está seleccionado de forma predeterminada antes de iniciar la compilación.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.