Debido a un problema en la versión 22.4 del software Intel® Quartus® Prime Pro Edition, el Intel® FPGA IP de tasa múltiple de Ethernet con PTP habilitado en el puerto 1 no alineará la señal de interfaz RX Timestamp con la indicación RX Start of Packet. Este problema afecta a las siguientes configuraciones de grupo de reconfiguración:
Interfaz de cliente: interfaz de transmisión de Avalon MAC con PTP habilitado
|
Tipo DE TIPO DE TIPO DE LAPA |
Reconfigurar el grupo |
Perfil de modo Ethernet operativo |
Señales de interfaz afectadas |
|
FGT |
100GE-2 reconfigurable |
10/25GE-1 |
o_p1_ptp_rx_its válidos [95:0] no alineados con o_rx_startofpacket[1] |
|
FHT |
100GE-2 reconfigurable |
10/25GE-1 |
o_p1_ptp_rx_its válidos [95:0] no alineados con o_rx_startofpacket[1] |
Interfaz de cliente: MAC segmentado con PTP habilitado
|
Tipo DE TIPO DE TIPO DE LAPA |
Reconfigurar el grupo |
Perfil de modo Ethernet operativo |
Señales de interfaz afectadas |
|
FGT |
100GE-2 reconfigurable |
10/25GE-1 |
O_p1_ptp_rx_its válido [95:0] no alineado con SOP en o_rx_mac_inframe[2] |
|
FHT |
200GE-2 reconfigurable |
50GE-1 |
O_p1_ptp_rx_its válido [95:0] no alineado con SOP en o_rx_mac_inframe[5:4] |
Para evitar este problema, usted debe demorar la interfaz de datos RX por (5) ciclos de reloj i_clk_rx para los perfiles 10/25GE-1 o (2) ciclos de reloj i_clk_rx para el perfil 50GE-1.
Este problema se ha solucionado a partir de la Intel® Quartus® versión 23.1 del software Prime Pro Edition.