Sí, se admite la configuración de un diseño con el primer modo de arranque de HPS a través de JTAG en dispositivos SoC Intel® Stratix® 10 y Intel Agilex® basados en el Administrador de dispositivos seguros (SDM).
Para generar un primer archivo de sof HPS, genere una imagen destinada a utilizarse para un modo de configuración que no sea JTAG compatible con la placa, como ASx4 o AVST, utilizando la herramienta De generador de archivos de programación en el software Intel® Quartus® Prime. Asegúrese de que el FSBL se agregue al archivo .sof de entrada.
La herramienta Generador de archivos de programación creará un archivo .sof de salida con el nombre _hps_auto.sof en el directorio de resultados seleccionado. Este archivo contiene el FSBL y se puede utilizar para configurar las FPGA de SoC a través de JTAG.
Está previsto que se actualice en la próxima versión de la Guía del usuario de arranque FPGA soc Intel Stratix 10 y Intel Agilex Guía del usuario de arranque FPGA soC de Intel Agilex.