Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition, es posible que vea este error durante la compilación de la revisión de implementación, cuando la reconfiguración parcial está habilitada y se está utilizando el Intel® FPGA IP de transmisión F-Tile Avalon® para PCI Express*:
IP SDC: No se pudieron encontrar los puertos CLKOUT activos para los relojes orientados hacia el usuario
no se puede leer "top_fab_inst_name": no hay tal variable
durante la ejecución
"get_registers -nowarn ${top_fab_inst_name}hdpldadapt_tx_chnl_*~aib_fabric_pma_aib_tx_clk.reg"
invocado desde dentro
"set hdpldadapt_tx_pld_rst_n [get_registers -nowarn ${top_fab_inst_name}hdpldadapt_tx_chnl_*~aib_fabric_pma_aib_tx_clk.reg]"
(archivo ".. /.. /.. /.. /modules/c7_chip/main/src/tech/agilexf/map800_2vr0/ip_pcie_st_gen3x4/pcie_avst_f_600/synth/pcie_f_ip.sdc" línea 440)
ERROR: Se ha producido un error durante la colocación automática de la periferia
Para evitar este problema, quite la asignación de FAST_PRESERVE, ya que F-Tile no se puede utilizar con una conservación rápida.
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.