Debido a un problema en la versión 22.3 del software Intel® Quartus® Prime Pro Edition, hay un problema en los códigos RTL del archivo de ejemplo de diseño Intel® FPGA IP PHY CPRI F-Tile cpriphy_ftile_hw.v. La señal de estado de restablecimiento ninit_done del Intel® FPGA IP de liberación de restablecimiento no está conectada a los puertos de restablecimiento Intel FPGA IP PHY CPRI F-Tile. Por lo tanto, la señal de restablecimiento no surte efecto durante la ejecución del hardware.
Puede agregar la señal ninit_done y init_done a i_reconfig_reset, i_rest_n, i_tx_rst_n y i_rx_rst_n en un archivo cpriphy_ftile_hw.v bajo el módulo dut_wrapper.
.i_reconfig_reset (i_reconfig_reset | ninit_done), //activo alto
.i_rst_n (i_rst_n[cpriphy_inst] & init_done ),
.i_tx_rst_n (i_tx_rst_n[cpriphy_inst] & init_done ),
.i_rx_rst_n (i_rx_rst_n[cpriphy_inst] & init_done ),
Este problema se solucionó a partir de la versión 22.4 del software Intel® Quartus® Prime Pro Edition.