Descripción
Debido a un problema en la versión 23.1 y anteriores del software Quartus® Prime Pro Edition, si el reloj de referencia PLL del sistema F-tile experimenta una discontinuidad o una condición de pérdida temporal, es posible que observe que el dispositivo de FPGA Agilex™ 7 no se puede reconfigurar.
Altera recomienda que proporcione un reloj de referencia estable durante toda la operación de diseño una vez que su reloj de referencia para el PLL del sistema F-tile esté disponible.
Si no puede cumplir con esto, debe volver a configurar el dispositivo.
Resolución
Para evitar este problema, debe intentar configurar el dispositivo de nuevo si se produce un error en la primera reconfiguración.