ID del artículo: 000092666 Tipo de contenido: Resolución de problemas Última revisión: 12/09/2023

¿Por qué falla la simulación de calibración completa del diseño de ejemplo de IP de interfaces de memoria externa (EMIF)?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Herramientas de simulación FPGA Intel®
  • Interfaces de memoria externa FPGA IP Intel® Stratix® 20
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la PI de las interfaces de memoria externa (EMIF), es posible que se produzca un error en la simulación del diseño de ejemplo al establecer el modo de calibración en calibración completa.

    Resolución

    Para evitar este problema, siga los pasos siguientes:

    1. Abra el archivo <ruta al diseño de ejemplo generado>/sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_261/sim/ed_sim_emif_cal_altera_emif_cal_iossm_261_*_arch.sv.
    2. Busque la instancia tennm_iossm en el archivo.
    3. Cambie el valor del parámetro iossm_use_model a 0 o agregue un nuevo parámetro iossm_use_model con un valor de 0 si este parámetro no existe.
      • La sección de parámetros de io_ssm ahora debería verse así:

        tennm_iossm # (
        .gpt_ver (SEQ_GPT_GLOBAL_PAR_VER),
        .nios_ver (SEQ_GPT_NIOS_C_VER),
        .col_id (SEQ_GPT_COLUMN_ID),
        .num_iopacks (SEQ_GPT_NUM_IOPACKS),
        .pt_size (SEQ_GPT_PARAM_TABLE_SIZE),
        .cal_config (SEQ_GPT_GLOBAL_CAL_CONFIG),
        .slave_clk_divider (SEQ_GPT_SLAVE_CLK_DIVIDER),
        .nios_clk_freq (REMAP_SEQ_GPT_NIOS_CLK_FREQ_KHZ),
        .skip_steps (REMAP_SEQ_GPT_GLOBAL_SKIP_STEPS),
        .parameter_table_hex_file (REMAP_IOSSM_GPT_HEX_FILENAME),

        .abstract_phy ("falso"),
        .iossm_sim_clk_period_ps (IOSSM_SIM_NIOS_PERIOD_PS),
        .nios_calibration_code_hex_file (IOSSM_CODE_HEX_FILENAME),
        .iossm_use_model (0)
        ) io_ssm (

    4. Vuelva a iniciar la simulación .

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.