ID del artículo: 000092533 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué veo que mem_reset_n y mem_cke afirmación no cumplen la especificación JEDEC en la simulación Intel® Arria®10 FPGA DDR4, DDR3 IP EMIF IP?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memoria externa FPGA IP Intel® Arria® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea la violación de sincronización de secuencia de inicialización de DDR4 y DDR3 donde la especificación JEDEC define 500us en la simulación.

    Resolución

    Esto es para acortar el tiempo de simulación y el hardware real sigue la especificación JEDEC.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.