Es posible que vea la violación de sincronización de secuencia de inicialización de DDR4 y DDR3 donde la especificación JEDEC define 500us en la simulación.
Esto es para acortar el tiempo de simulación y el hardware real sigue la especificación JEDEC.
1
Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.