ID del artículo: 000092512 Tipo de contenido: Fe de erratas Última revisión: 04/09/2023

¿Por qué falla mi simulación de ejemplo de diseño de Intel® FPGA Hard IP F-tile Ethernet con el simulador Questa*-Intel® FPGA Edition?

Entorno

    Intel® Quartus® Prime Pro Edition
    Questa*-Edición FPGA Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.2, 22.3 y 22.4 del software Intel® Quartus® Prime Pro Edition, es posible que la simulación de ejemplo de diseño de Intel® FPGA Hard IP Ethernet F-tile se atasque en la secuencia de restablecimiento utilizando el simulador Questa*-Intel® FPGA Edition.

Resolución

No hay solución alternativa. Puede utilizar otros simuladores para ejecutar la simulación. Por ejemplo, ModelSim* SE o QuestaSim*.

Este problema se corrigió en la versión 23.1 de Intel® Quartus® software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.