ID del artículo: 000092407 Tipo de contenido: Mensajes de error Última revisión: 16/04/2024

¿Por qué se cuelga la simulación para el ejemplo de diseño de IP física de FPGA Ethernet F-Tile cuando el modo Ethernet 25G y RS-FEC están habilitados?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet FPGA IP Intel® de 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 22.3 del software Quartus® Prime Pro Edition, la simulación para el ejemplo de diseño de IP físico de FPGA Ethernet F-Tile se bloqueará cuando el modo Ethernet 25G y RS-FEC estén habilitados.

    Resolución

    No hay ninguna solución para este problema. Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.